2004-gre-cs-practice-book.pdf/Q27 — различия между версиями

Материал из DISCOPAL
Перейти к: навигация, поиск
 
Строка 27: Строка 27:
  
 
{{question-ok|[[Участник:StasFomin|StasFomin]] 08:19, 14 декабря 2024 (UTC)}}
 
{{question-ok|[[Участник:StasFomin|StasFomin]] 08:19, 14 декабря 2024 (UTC)}}
 +
 +
[[Категория:Процессорная архитектура]]

Текущая версия на 08:20, 14 декабря 2024

Вопрос: Q27-4c9f66

Центральный процессор имеет арифметический модуль, который складывает байты, а затем устанавливает свои флаговые биты V, C и Z следующим образом

  • Бит V устанавливается, если происходит арифметическое переполнение (в арифметике с дополнительным кодом).
  • Бит C устанавливается, если во время операции генерируется перенос из самого старшего бита.
  • Бит Z устанавливается, если результат равен нулю.

Каковы значения флагов битов V, C и Z после добавления 8-битных байтов «11001100» и «10001111»?

Ответы

  • V=0 C=0 Z=0
  • Правильный ответ: V=1 C=1 Z=0
  • V=1 C=1 Z=1
  • V=0 C=0 Z=1
  • V=0 C=1 Z=0

Объяснение

Исходники — вопрос 27 на 23 странице книги «2004-gre-cs-practice-book.pdf»

Имитируем обычный сумматор, нуля не будет, переполнение и перенос из старшего бита есть. 

 11001100
 10001111
 --------       
101011011
Источник — «https://discopal.ispras.ru/index.php?title=2004-gre-cs-practice-book.pdf/Q27&oldid=33488»