Вариант 2078515608.
Массив A содержит 256 элементов по 4 байта каждый. Его первый элемент хранится по физическому адресу 4096
Массив B содержит 512 элементов по 4 байта каждый. Его первый элемент хранится по физическому адресу 8192
Предположим, что только массивы A и B могут быть кэшированы в изначально пустой, физически адресуемой, физически маркированной, кэш-памяти с прямым отображением, объемом 2 Кбайт и размером блока 8 байт
Затем выполняется следующий цикл
for (i = 0; i < 256; i++) A[i] = A[i] + B[2*i];
Сколько байт будет записано в память во время выполнения цикла, если в кэше предусмотрена политика обратной записи?
Рассмотрите следующие возможные структуры данных для набора из n различных целых чисел
Для какой из этих структур данных требуется количество шагов, чтобы найти и удалить 7-й по величине элемент O(logn) в наихудшем случае?
Ниже приведен граф приоритетов (precedence graph) для набора задач, которые должны быть выполнены в системе параллельных вычислений S
[svg]
Эффективность определяется как соотношение между ускорением и количеством процессоров
(Ускорение определяется как отношение времени, затраченного на выполнение набора задач на одном процессоре, к времени, затраченному на выполнение того же набора задач на параллельном процессоре)
Система S имеет четыре процессора (CPU)
Если каждая из задач выполняется за одинаковое время, то какова эффективность этой системы S?
Рассмотрим следующий псевдокод
x := 1; i := 1; while (x <= 1000) begin x := 2^x; i := i + 1; end;
Каково значение i в конце псевдокода?
Выходные данные процедуры mystery зависят от используемого метода передачи параметров
procedure mystery a : integer; b : integer; procedure enigma(x,y) begin y = y + b; x = b + x; b = x + b; a = y; end enigma; begin a = 2; b = 7; enigma(a,b); write(a); write(b); end mystery;
Предположим, что все параметры передаются по ссылке
Какие из следующих значений выводятся при вызове процедуры mystery?
Два процессора, M-5 и M-7, реализуют один и тот же набор инструкций
Процессор M5 использует 5-ступенчатый конвейер и тактовый цикл 10 наносекунд
Процессор M-7 использует 7-ступенчатый конвейер и тактовый цикл 7,5 наносекунд
Что из приведенного ниже верно?
Что из перечисленного НЕ является разумным обоснованием выбора режима активного ожидания для асинхронного события?
Схема Эйлера неориентированного графа — это схема, в которой каждое ребро графа встречается ровно один раз
Какая из следующих неориентированных графов должна быть схема Эйлера?
Рассмотрим следующий псевдокод, где n — неотрицательное целое число
x = 0; i = 0; while i < n do x = x + 2^i; i = i + 1; end
Что из приведенного ниже является инвариантом цикла для оператора while?
(Примечание: инвариант цикла для оператора while — это утверждение, которое верно каждый раз, когда сторожевое условие оценивается во время выполнения оператора while)
Что из перечисленного не является свойством растровой графики (Bitmap graphics)?